СХЕМОТЕХНИКА.
ЛАБОРАТОРНАЯ РАБОТА 1.
ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СХЕМ.
КАФЕДРА ИВТ, КРСУ

1. Цели

При выполнении лабораторных работ вы познакомитесь с концепцией использования компьютера в качестве экспериментального инструмента для закрепления теории, изучаемых в рамках курса. Познакомитесь с инструментом САПР (автоматизированного проектирования), который мы будем использовать в этом курсе: Altera Quartus Web Edition версии 13.1 или Altera Quartus II версии 9.0. В качестве платы моделирования будет использоваться плата DE0 фирмы Altera.


2. Создание первого проекта

Первым делом создайте папку для нового проекта. Назовите ее, например, «firstproject».

Внимание! *Путь до директории проекта не должен включать кириллицы! С поддержкой кириллицы у Quartus имеются проблемы.*


2.1. Запуск Quartus

При запуске свежеустановленного Quartus II на экране дисплея появится окно, вид которого представлен ниже.




В центре окна приводятся ссылки для быстрого доступа к некоторым функциям среды и основным разделам сайта Altera.
Для создания нового проекта воспользуйтесь мастером, доступным по кнопке «**New Project Wizard**» или через меню **File** → **New Project Wizard**.

При запуске мастера будет выведено окно, в котором представлено краткое перечисление параметров проекта, настраиваемых в процессе работы мастера.
Нажмите «**Next**» и будет выполнен переход к окну представленном на скриншоте ниже. В этом окне необходимо указать рабочую директорию («What is the working directory for this project?») и название всего проекта в целом («What is the name of this project?»). А также имя его главного модуля («What is the name of the top-level design entity for this project? …»).
В качестве имени главного модуля мастер автоматически подставляет название проекта и это общая рекомендация для проектов в Quartus II, от которой не стоит отклоняться без реальной необходимости.



Проект Quartus II может включать в себя множество файлов (модулей), описывающих различные функциональные блоки проектируемой интегральной схемы. И среди этого множества обязательно выделяется один файл, в котором описываются взаимосвязи между всеми блоками схемы — **top-level design entity**. Для небольших проектов, содержащих всего один файл, этот единственный файл будет являться и главным модулем проекта.
На следующем шаге мастер предложит добавить в новый проект файлы из каких-либо ранее созданных проектов. Так как это первый Ваш проект, то просто перейдите к третьему шагу.
Третий шаг один из самых важных. Здесь необходимо указать конкретную модель используемой Вами микросхемы FPGA. Окно мастера на данном шаге представлено на


скриншоте ниже. В этом окне доступно множество параметров для поэтапного отбора необходимой микросхемы из обширного списка доступных. Начать лучше всего с блока « Device Family». Здесь нужно выбрать семейство, к которому относится Ваш чип. На плате DE0 установлен чип EP3C16F484C6, который относится к семейству Cyclone III.



В блоке справа – «Show in ‘Available devices’ list», можно настроить фильтр для сокращения перечня микросхем, который располагается в нижней части окна. Можно указать тип корпусировки микросхемы. Количество выводов ее корпуса. А также скорость работы ядра в условных единицах. Предпоследним идет фильтрация по названию микросхемы. Удобнее всего будет использовать именно её, так как название микросхемы уже точно известно. Но по маркировке EP3C16F484C6N никаких микросхем к выбору не предлагается. Сократите название до EP3C16F484C6, и выберите в появившемся списке микросхему с этим названием как ближайшую совместимую.

Если обратится к даташиту, то выяснится, что последняя буква N в маркировке микросхемы обозначает лишь отсутствие свинца в упаковке чипа. Данный факт не имеет значения для Вашего проекта в Quartus II, так как ядро у EP3C16F484C6N и EP3C16F484C6 абсолютно идентично.


Перейдите к следующему, четвертому шагу – «EDA Tool Settings». Здесь можно настроить интеграцию с различными средствами автоматизированного проектирования от сторонних разработчиков, которые используются профессиональными проектировщиками микросхем. Так как целью этой работы является помощь в освоении САПР Quartus II, а не целого пакета приложений стоимостью многие тысячи долларов, то просто переходим к заключительному шагу.



На последнем шаге выводится обобщенный список параметров Вашего нового проекта. Проверьте правильность задания параметров, таких как: имя и рабочая директория проекта, top-level design entity, маркировка используемой микросхемы. После чего нажмите кнопку «Finish». На этом все! Проект создан.

Возможно, Вы обратили внимание что кнопка «Finish» доступна для нажатия уже с первого шага мастера. И ее действительно можно нажать уже на первом шаге, задав только рабочую директорию, имя проекта и главного модуля. Только эта информация является абсолютно необходимой для создания нового проекта. Все остальные параметры доступны для настройки в любое время, из главного меню программы. Так, чтобы добавить еще файлов в свой проект (второй шаг мастера) используйте меню Project → Add/Remove Files in project. Для выбора или изменения модели микросхемы, под которую создается проект (третий шаг мастера) используйте меню Assignments → Device. Интеграция с дополнительными инструментами разработки (предпоследний шаг мастера) – это Assignments → Settings → EDA Tool Settings.

Вообще, все настройки проекта собраны в окне, вид которого представлен на скриншоте ниже. Окно вызывается через меню Assignments → Settings.



Пункт Files – именно это окно вызывается и из главного меню программы (Project → Add/Remove Files in project). EDA Tool Settings – аналогично. Выбор микросхемы доступен по кнопке «Device…» в правом верхнем углу окна настроек проекта

3. Проектирование цифровых схем

Далее создаем конфигурацию для FPGA.
Весь процесс создания конфигурации FPGA в Quartus II можно разбить на несколько этапов:

1. проектирование цифровой схемы;
2. анализ созданной схемы на наличие ошибок;
3. привязка входов и выходов схемы к конкретным выводам ПЛИС;
4. компиляция проекта и создание двоичных файлов для конфигурирования ПЛИС;
5. конфигурирование ПЛИС посредством USB Blaster.

СХЕМОТЕХНИКА.
ЛАБОРАТОРНАЯ РАБОТА 1.
ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СХЕМ.
КАФЕДРА ИВТ, КРСУ

Шаг 1. Выбор способа проектирования цифровых схем

Quartus II предусматривает два различных подхода к созданию схемы:

- описание логики работы схемы на одном из языков проектирования аппаратуры (Verilog HDL, System Verilog, VHDL);
- схемотехническое (визуальное) проектирование схемы.

При визуальном проектировании схема строится из набора стандартных или пользовательских блоков, которые соединяются между собой «проводами». Преимущество такого подхода: наглядность и более низкий порог вхождения (нет необходимости изучать новый искусственный язык). Это хороший вариант для проектирования небольших схем на начальных этапах. Но с ростом сложности схемы растет количество проводов и блоков ее составляющих. Поэтому ориентироваться в ней становится все сложнее. Это основной недостаток визуального проектирования.

Из этого не следует что графическое проектирование совсем не используется при описании сложных схем. Один из подходов предполагает сочетание визуального проектирования и языка проектирования аппаратуры (HDL) в одном проекте. В этом случае отдельные блоки схемы описываются на языке HDL, а главный модуль проекта («top-level design entity») объединяет эти блоки в графическом представлении.

Шаг 2. Определение общего вида схемы

Проектирование схемы начинается с определения ее общего вида. А именно:

- с определения входов и выходов схемы;
- с определения ее внутреннего устройства (функции).


Рассмотрим первую схему. Она будет достаточно простой и состоять всего из трех базовых логических элементов: «И», «ИЛИ», «НЕ».

Элемент «НЕ» имеет один вход и один выход. Он выдает на свой выход логическую единицу (высокое напряжение) всегда, когда на его вход подается логический ноль – низкое напряжение. Если же на входе «НЕ» элемента установлено высокое напряжение – логическая единица, то на его выходе будет установлен логический ноль. Таким образом этот элемент изменяет входное значение на противоположное.

Элемент «ИЛИ» имеет как минимум два входа и один выход. На выходе элемента «ИЛИ» высокое напряжение будет устанавливаться всегда, когда на его первый или второй, третий — то есть хотя бы на один из его входов будет подано высокое напряжение. Если на всех входах установлено низкое напряжение, то и на выходе «ИЛИ» элемента будет низкое напряжение.


Элемент «И», так же, как и «ИЛИ», имеет два и более входов и один выход. Но, в отличие от «ИЛИ», этот элемент выдает на свой выход низкое напряжение всегда, когда хотя бы на один из его входов подано низкое напряжение. Логическая единица на выходе будет установлена только тогда, когда и на первый, и на второй, третий - на все входы «И» элемента будет подано высокое напряжение.

Так как «И» и «ИЛИ» элементы могут обладать большим числом входов, необходимо определиться с их количеством. Для демонстрации принципа работы цифровой схемы будет вполне достаточно двухвходовых элементов.
Все логические элементы в схеме будут работать независимо друг от друга, поэтому можно просто сложить количество их входов и выходов. Получается, что схема будет иметь три выхода. По одному для каждого логического элемента. Входов у схемы будет пять: два для «И», еще два для «ИЛИ» и один для «НЕ».
Для управления напряжением на входах будут использоваться тактовые кнопки. Для отслеживания состояния схемы будут очень удобны светодиоды, подключенные к ее выходам. В первом приближении получается схема, представленная на рисунке ниже.




Шаг 3. Визуальное проектирование схемы

Подготовительная работа закончена, можно возвращаться в Quartus II и приступать к наполнению проекта.
Запустите Quartus II. После запуска вы увидите уже знакомое стартовое окно.




В центральной его части, под надписью «Recent Projects» располагаются ссылки на последние проекты. Кликните по «`firstproject.qpf`» и проект откроется. Того же результата можно добиться и с помощью меню **File** → **Open Project**. Меню вызывает окно, в котором необходимо перейти в папку с проектом и выбрать файл «`firstproject.qpf`». Файл с расширением «.qpf» (quartus project file) является основным файлом любого проекта Quartus II.

Для создания графического представления схемы необходимо добавить в проект новый файл с расширением «.bdf» (block diagram file). Новые файлы создаются с помощью меню **File** → **New** или с помощью соответствующей кнопки на стандартной панели инструментов (под кнопкой **File** главного меню программы). После выбора данного действия, появится небольшое окно с перечнем списка доступных типов файлов.



Выберите в нем пункт «Block Diagram/Schematic File» и нажмите кнопку «OK».
Будет создан пустой файл «Block1.bdf», который автоматически откроется в окне Quartus II. При этом окно будет иметь следующий вид.

СХЕМОТЕХНИКА.
ЛАБОРАТОРНАЯ РАБОТА 1.
ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СХЕМ.
КАФЕДРА ИВТ, КРСУ




Ниже вкладки с именем файла «Block1.bdf» располагается панель инструментов «Block Editor», которая на рисунке обозначена стрелкой с цифрой 1. На этой панели находятся все основные инструменты необходимые для построения схемы. Область, расположенная по центру окна предназначена для размещения элементов схемы. На рисунке она обозначена окружностью с цифрой 2.

Можно приступать к созданию схемы. Первым делом необходимо добавить логические элементы. Для этого используется инструмент «Symbol Tool», пиктограмма которого выглядит как двухвходовой логический элемент. На панели «Block Editor» он идет шестым слева.



При вызове «Symbol Tool» откроется окно вид которого представлен ниже.



Окно состоит из двух основных частей: левой и правой. Слева можно выбирать необходимые элементы. В правой части отображается графическое представление выбранного элемента.

В левой части доступны несколько вариантов выбора элементов: из списка, по точному имени, или из предварительно созданного файла. В первом случае необходимый элемент выбирается из иерархического списка. В этом списке каждый элемент группируется с другими по типу. Эти типы объединяются в группы более высокого

уровня и так далее, вплоть до набора библиотек. Таким образом, необходимый для схемы двухвходовой элемент «И» можно отыскать по следующему своеобразному пути: «стандартные библиотеки Quartus»/primitives/logic/and2. Цифра в имени логического примитива обозначает количество его входов.

Если же Вы знаете точное наименование требуемого элемента, то можете найти его в библиотеке с помощью строки поиска. Для этого введите имя элемента в поле, которое расположено под надписью «Name:». Будет выполнен автоматический переход на указанный примитив в библиотеке. Это довольно удобно, но имейте ввиду что поиск примитивный. Он выполняется по полному совпадению введенного имени с наименованием в библиотеке. Поэтому если Вам нужен элемент «И», то переход будет возможен по имени «and2» или «and3», но не «and».

Ниже поля ввода имени элемента располагается группа параметров, определяющих режим вставки выбранного элемента. Не все параметры могут быть доступны для выбора. Их доступность определяется типом выбранного элемента. При выборе логического примитива доступен и по умолчанию активирован параметр «Repeat-insert mode». Этот параметр позволяет вставить несколько однотипных элементов за раз, без повторного обращения к инструменту «Symbol Tool». Выход из режима повторной вставки производится кнопкой «Esc», либо выбором другого инструмента с панели инструментов.

Сейчас можно отключить «Repeat-insert mode», так как для выбранной схемы достаточно всего одного логического элемента каждого типа.

После выбора логического элемента нажмите на кнопку «OK» и разместите свой первый символ в области построения схемы.

Окно выбора цифровых элементов можно вызвать и двойным кликом левой кнопки мыши по области построения схемы.

Если вы захотите изменить расположение установленного элемента или отредактировать его свойства, Вам необходимо будет использовать инструмент «Selection Tool». Он идет вторым на панели «Block Editor» и выглядит как курсор мыши.




Данный инструмент активирован, когда не выбран ни один из других инструментов. Переход на него выполняется автоматически и при нажатии кнопки «Esc» во время работы с другими инструментами.


Для изменения расположения элемента схемы выберите инструмент «Selection Tool». Щелкните по элементу левой кнопкой мыши, и не отпуская кнопки переместите курсор с выбранным элементом на новое место. Для более точного перемещения выбранного элемента можно использовать и клавиши управления курсором на клавиатуре. В этом случае зажимать кнопку мыши не требуется.

После «И» символа добавьте «ИЛИ» (or2) и «НЕ» (not). Сохраните получившуюся заготовку в файл с именем «firstproject.bdf» в папке проекта.


Теперь необходимо добавить к схеме входы и выходы, с помощью которых она будет взаимодействовать с внешним миром. Для добавления выводов используется инструмент «Pin Tool», который выглядит как группа из трех выводов. Этот инструмент располагается справа от «Symbol Tool».



«Pin Tool» предоставляет на выбор три типа выводов: вход - «Input», выход - «Output», и двунаправленный вывод - «Bidir». Двунаправленный вывод, может быть, как приемником данных, так и их источником и используется при работе с шинами данных. Выбор типа вывода осуществляется из выпадающего списка, который вызывается кликом по треугольной стрелке справа от иконки инструмента. Кликать по самой иконке бесполезно. Все выводы добавляются на схему в режиме повторной вставки.
Для схемы потребуется пять входов. Расположите их слева от логических элементов, на некотором удалении. Аналогичным образом, справа расположите выходы схемы.



После добавления выводов необходимо исправить их имена с «pin_name…» на более осмысленные. Для этого сделайте двойной щелчок левой кнопкой мыши по текущему названию вывода и введите с клавиатуры новый текст. Имя вывода можно задать и через окно «Pin Properties», которое можно вызвать двойным щелком левой клавиши мыши по выводу. Имя вывода в окне «Pin Properties» задается на вкладке «General» в поле «Pin name(s):».




Теперь необходимо соединить входы и выходы схемы с соответствующими входами и выходами логических элементов. Для связывания отдельных выводов используется инструмент «Orthogonal Node Tool». Он располагается через один инструмент от «Pin Tool» и выглядит как пара тонких линий, пересекающихся под прямым углом. Аналогичный ему инструмент «Diagonal Node Tool» отличается тем, что позволяет рисовать проводники под любым углом, а не строго под 90 градусов. Эти инструменты обозначены на иллюстрации ниже, первый и второй соответственно.



Выберите инструмент «Orthogonal Node Tool» и переместите курсор мыши в область построения схемы. Форма курсора изменится на перекрестье, рядом с которым будет изображена иконка выбранного инструмента. Наведите центр перекрестья на кончик линии, идущей от одного из входов, и зажмите левую кнопку мыши. Начните перемещать курсор мыши с зажатой левой кнопкой, за курсором потянется тонкая линия соединительного проводника. Доведите курсор до линии входа логического элемента и отпустите левую кнопку мыши. Связь между выводом схемы и входом логического элемента установлена.
Обратите внимание на инструмент «Zoom Tool» панели «Block Editor». Он выделен на рисунке ниже.




Этот инструмент позволяет менять масштаб отображения схемы. После его выбора можно увеличивать масштаб щелчком левой кнопки мыши по области построения, и уменьшать — правой кнопкой мыши. Его очень удобно использовать при редактировании связей.
Также масштаб схемы можно менять колесом прокрутки мыши предварительно зажав клавишу «Ctrl» на клавиатуре.
Соедините оставшиеся выводы логических элементов с выводами схемы. В результате должна получится схема аналогичная той, что изображена на следующем рисунке.




Сохраните построенную схему.

При создании связей возможны ошибки. Наиболее частые из них представлены на рисунке ниже.



В первом случае, при соединении вывода «input1_or» с логическим элементом «OR2» образовалось пересечение проводников — жирная точка на рисунке. Здесь было неудачно выбрано место для начала отрисовки соединения. Начало проводника обозначено косым крестом. Хорошо видно, что проводник начинается слишком рано, внутри границ вывода. Поэтому на границе вывода среда автоматически создала пересечение двух проводников, а начало проводника фактически осталось висеть в воздухе. Исправить ошибку можно просто отредактировав получившуюся связь.

Для редактирования связи необходимо дважды щелкнуть по ней левой клавишей мыши. Первый щелчок выделит для редактирования участок проводника между двумя ближайшими точками присоединения, в данном случае — между точкой присоединения к логическому элементу и точкой пересечения проводников. Двойной щелчок выбирает всю цепь проводников между элементами. После выделения проводника на нем будут обозначены доступные для редактирования узловые точки — синие квадраты. Смотрите рисунок ниже.



Теперь нужно выбрать узловую точку, расположенную левее пересечения проводников и переместить ее вправо, к границе вывода «input1_or». Начало проводника соединится с выводом, а лишнее пересечение будет автоматически удалено.
Во втором случае, при соединении «input2_or» с логическим элементом была рано отпущена клавиша мыши и связь оборвалась на полпути. Не подключенный конец проводника также обозначен косым крестом. Тут возможны два решения: отредактировать получившуюся связь или достроить ее. Достройка связи происходит точно также как и простая отрисовка новой: инструмент «Orthogonal Node Tool», навести на точку обрыва текущей связи, провести линию до логического элемента. Это же решение можно использовать для построения сложных ломанных линий.


4. Компиляция проекта

4.1. Анализ созданной схемы на наличие ошибок

Анализ схемы выполняется при компиляции проекта. Но прежде, чем приступить к компиляции необходимо указать главный модуль проекта. Смысл и назначение главного модуля раскрывались в первой части, при описании работы мастера создания проекта. Коротко, главный модуль - это ключевой элемент иерархии проекта. Проект без главного модуля невозможно откомпилировать.


Главный модуль проекта

Главный модуль указывается в окне «Project Navigator» среды Quartus. «Project Navigator» предназначен для управления файлами и иерархией проекта. Его окно располагается в левой части основного окна среды разработки. С помощью этого инструмента можно просмотреть список модулей и файлов, включенных в проект.



Окно «Project Navigator» содержит несколько вкладок. На вкладке «Hierarchy» выводятся модули проекта, сгруппированные в иерархический список. Корнем списка является выбранный чип Altera, следом идет главный модуль.

Список всех добавленных к проекту файлов выводится на вкладке «Files». Эти файлы можно открывать для редактирования выполнив двойной клик на одном из них. Кроме того, здесь можно и удалить файл из проекта. Но файл не удаляется с диска физически, а просто исключается из проекта. На этой же кладке можно выбрать файл, который будет главным модулем проекта.



Для определения одного из файлов проекта в качестве главного необходимо переключиться на вкладку «Files». Выбрать этот файл в представленном списке и указать действие «Set as Top-Level Entity» из контекстного меню файла. Описанная последовательность приведена на рисунке выше.
По умолчанию главным модулем проекта считается файл, имя которого совпадает с именем «Top-Level Entity» указанном при создании проекта. С помощью «Project Navigator» можно проверить корректность настройки главного модуля. Для этого необходимо закрыть все файлы проекта. Выбрать вкладку «Hierarchy» в навигаторе и произвести двойной клик на имени главного модуля в иерархии. Должна открыться Ваша схема. Если схема не открылась, то необходимо задать главный модуль вручную. После настройки главного модуля можно переходить к компиляции проекта.


Первая компиляция: анализ и синтез схемы

Процесс компиляции построенной схемы в конфигурацию FPGA включает в себя множество этапов. Ключевыми этапами являются: «Analysis & Synthesis», «Fitter (Place & Route)», «Assembler», «TimeQuest Timing Analysis». Все они выполняются при каждой компиляции, но независимо друг от друга. То есть, если критичные ошибки будут выявлены на этапе «Analysis & Synthesis», то процесс не прервется, а будет продолжаться до завершения всех оставшихся этапов. Для ускорения процесса отладки проекта каждый этап можно выполнять отдельно с помощью меню **Processing** → **Start**. Самые важные из них также вынесены на панель инструментов «Standard» среды Quartus.

Анализ и синтез схемы («Analysis & Synthesis») — это первый и наиболее важный из всех этапов. Здесь выявляются ошибки на уровне проектирования, а также выполняется трансляция созданной схемы в блоки, физически реализованные в выбранной микросхеме Altera. При обнаружении ошибок на данном этапе дальнейшее выполнение компиляции не имеет смысла.
Запустить анализ и синтез схемы можно с помощью кнопки «Start Analysis & Synthesis» расположенной на стандартной панели инструментов. Данная кнопка выделена на следующем рисунке.



При нажатии на указанную кнопку запустится процесс анализа и синтеза, прогресс выполнения которого в процентах будет указан в строке «Analysis & Synthesis» окна «Tasks». Окно «Tasks» располагается под окном «Project Navigator».
По окончании процесса компиляции в центральной части окна Quartus откроется новая вкладка под названием «Compilation Report – firstproject».




Вкладка «Compilation Report – firstproject» содержит полный отчет о результатах выполнения анализа и синтеза. Этот отчет чрезвычайно подробный. В нем приводятся не только обобщенный результат анализа и синтеза, раздел «Flow Summary», но и параметры, с которыми выполнялась компиляция, время ее выполнения и детальные результаты синтеза. Помимо данной информации последними пунктами идет полный лог сообщений, которые выводились в процессе компиляции. Это пункты «Messages» и «Flow Messages». Разница между ними в том, что Analysis & Synthesis → Messages содержит только те сообщения, что были выведены при выполнении анализа и синтеза. Раздел «Flow Messages» включает в себя сообщения всех этапов, которые были выполнены при данной компиляции. Так как сейчас был выполнен только один этап, то содержание «Flow Messages» полностью повторяет Analysis & Synthesis → Messages.

Из всей информации, приведенной в отчете о компиляции, в первую очередь необходимо ознакомиться с содержанием разделов «Flow Summary» и «Flow messages».

Вид раздела «Flow Summary» представлен на предыдущем рисунке. В разделе «Flow Summary» в первой же строке «Flow Status» выводится обобщенный результат компиляции: «Successful» — успешно, или «Flow Failed» в случае ошибки. Так как первая схема очень проста, то и первая компиляция наверняка будет успешной. В противном случае необходимо будет перейти к разделу «Flow Messages» и изучить приведенные там сообщения.

Содержание раздела «Flow Messages» оформлено в виде окна, изображение которого представлено на рисунке ниже.



На этом рисунке представлен возможный вид окна в случае возникновения ошибки компиляции.


Все сообщения, выводимые в окне «Flow Messages», можно разделить на четыре группы, сообщения каждой группы окрашены в свой цвет.

Зеленым цветом обозначаются информационные сообщения, которые выводятся во время любой компиляции.

Синим цветом обозначаются предупреждения («Warnings»). Сюда, в основном, выводятся сообщения о проблемах, возникших во время компиляции. Данные проблемы не являются настолько серьезными чтобы помешать успешной компиляции, но они могу влиять как на производительность самого процесса компиляции, так и на производительность результирующей конфигурации. В частности, бесплатная версия Quartus будет постоянно выводить сообщение о не работающей параллельной компиляции: «Parallel compilation is not licensed and has been disabled». Параллельная компиляция доступна только в платных редакциях Quartus. Поэтому данное сообщение можно игнорировать.

На приведенном выше рисунке помимо предупреждения, связанного с параллельной компиляцией, присутствует предупреждение о не подключенном выводе схемы: «Pin «input2_or» not connected». Строго говоря, эта ошибка может быть и незначительной. Так как на схеме мог остаться лишний вывод, который просто забыли удалить. Но так как компиляция завершилась с ошибкой, то это первая подсказка, где ее нужно искать.

Красным цветом выделяются сообщения об ошибках («Errors»). Ошибки — это все события, которые препятствуют успешному выполнению компиляции. В примере выше присутствуют два сообщения об ошибках. Первое: «Node «inst1» is missing source». Эта ошибка сообщает о сути проблемы: у блока с именем «inst1», на схеме, представленной ниже это логический элемент «OR2», один из входов ни к чему не подключен. С учетом предыдущего предупреждения о выводе «input2_or» можно сделать вывод, что на схеме необходимо исправить связь между данным выводом схемы и соответствующим входом логического элемента. Вторая ошибка не является ошибкой самой по себе. Это сообщение о результате компиляции. Статус — «unsuccessful». И число ошибок и предупреждений, выведенных в процессе.



Синим цветом также выделяются критические предупреждения («Critical Warnings»). Данные предупреждения принципиально отличаются от обычных тем, что вызываются ошибками, которые уже могут серьезно повлиять на работу итоговой схемы. Они не являются непреодолимыми для ПО Quartus и устраняются автоматически, но результат работы автоматики может сильно отличаться от ожидаемого. Поэтому все такие предупреждения требуют к себе более внимательного отношения. В рассмотренном примере подобные ошибки отсутствуют.

Каждый тип сообщений, помимо цвета, обозначается еще и собственной пиктограммой. Этими же пиктограммами обозначены кнопки фильтра сообщений расположенного в левом верхнем углу окна «FlowMessages». Эти кнопки выделены на изображении окна, представленном выше. Количество сообщений каждого типа дополнительно обозначается числом на соответствующей кнопке фильтра сообщений. С помощью фильтра можно включать отображение сообщений только одного конкретного типа или нескольких типов одновременно. Назначение кнопок по порядку:


1. «All» отключает все остальные кнопки;
2. «Error Messages»;
3. «Critical Warnings»;
4. «Warnings»;
5. «Flagged Messages» - этот фильтр выводит только те сообщения, которые были помечены пользователем с помощью контекстного меню Flag → Flag Message

Справа от кнопок расположено поле ввода текстового фильтра, который ограничивает вывод строками, частично совпадающими с введенным текстом.

Сообщения из окна «Flow Messages» также дублируются в окне «Messages», которое по умолчанию располагается в нижней части основного окна среды Quartus. Принципиальное отличие «Messages» от «Flow Messages» в том, что оно содержит две вкладки: «Processing» и «System». Эти вкладки располагаются в левой нижней части окна. Они обозначены на рисунке ниже. Содержимое «Processing» ничем не отличается от одноименной вкладки окна «Flow Messages». Вкладка «System» предназначена для вывода сообщений связанных с изменением настроек проекта в целом или с работой самой среды Quartus.

5. Quartus Pin Planner

После успешного синтеза все входные и выходные контакты будут определены, но не связаны с физическими контактами на FPGA. Чтобы завершить дизайн, вам нужно соединить логические выводы с физическими выводами с помощью инструмента “Pin Planner Tool” (в пункте меню «Assignments» или с помощью Control-Shift-N).
Кликните на Pin Planner. Откроется диалоговое окно, которое будет выглядеть следующим образом, показывая все 484 контакта на FPGA.




Чтобы правильно назначить контакты (пины), посмотрите на нижнюю половину этого диалогового окна и щелкните на поле «Location» в строке, соответствующей вашему контакту, и введите номер контакта. Список номеров выводов включен в руководство DE0, а также в конце описания этой лабораторной работы. На скриншоте уже определены все контакты.
После определения всех контактов, выйдите из **Pin Planner.** Всегда обязательно синтезируйте свой дизайн перед попыткой назначить выводы, так как процесс синтеза идентифицирует открытые выводы и помещает их в это диалоговое окно для назначения.
Если возвратитесь назад к схеме, то должны быть добавлены соответствующие обозначения контактам.

Теперь нажмите кнопку Compile  и ждите..

Процесс компиляции может занять минуту или больше, в зависимости от сложности вашего проекта. Скорее всего, во время компиляции вы получите 10-20 предупреждений. Это нормально.
Если компиляция прошла успешно, теперь у вас есть полностью определенный проект, и вам нужно записать его в FPGA. Это делается с помощью функции Programmer:



Запуск Programmer вызовет диалоговое окно, подобное этому:




Если «USB-Blaster» не отображается рядом с кнопкой «Настройка оборудования», нажмите эту кнопку и выберите ее в раскрывающемся списке «Выбранное оборудование». Если USB-Blaster не подходит, ваш USB-драйвер установлен неправильно.
Если все хорошо, то нажмите кнопку «Старт» и ПЛИС будет запрограммирована. Если индикатор выполнения не показывает «100% (успешно)» в течение нескольких секунд, убедитесь, что ваше устройство находится в режиме RUN.
После программирования устройства вы должны заметить, что счет и мигание на DE0 прекратились и горит крайний правый зеленый светодиод.

6. Задания


6.1. Задание 1. Создайте описание и промоделируйте работу следующих комбинационных схем.

Вариант 1




Вариант 2


СХЕМОТЕХНИКА.
ЛАБОРАТОРНАЯ РАБОТА 1.
ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СХЕМ.
КАФЕДРА ИВТ, КРСУ




Вариант 3




Вариант 4



Вариант 5



Вариант 6



6.2. Задание 2. Создайте описание (если возможно – минимизируйте функцию) и промоделируйте работу устройств, заданных следующими логическими функциями:

Вариант	Функция
I	`F = X'*Y'*Z' + X*Y*Z + X*Y'*Z`
II	`F = A*B + A*B'*C' + A'*B*C`
III	`F = A'*B*(C*B*A' + B*C')`
IV	`F = X*Y*(X'*Y*Z + X*Y'*Z + X*Y*Z' + X'*Y'*Z)`
V	`F = (A + A')*B + B*A*C' + C*(A + B')*(A' + B)`
VI	`F = X*Y' + Y*Z + Z'*X`

7. Содержание отчета

7.1. Цель работы.
7.2. Булево выражение и таблица истинности для схемы (задание 1)
7.3. Схема и таблица истинности для задания 2.
7.4. Выводы по работе

8. Контрольные вопросы

8.1. Напишите таблицы истинности для основных логических вентилей (И, ИЛИ, НЕ, исключающее ИЛИ)
8.2. Что такое проект в Altera Quartus II? Для чего необходима компиляция проекта в Altera Quartus II и как ее выполнить?
8.3. Для чего проводится операция назначения выводов в Altera Quartus II?

APPENDIX:

DE0 pin outs:

Table 4.2. Pin assignments for the pushbutton switches

Signal Name	FPGA Pin No.	Description
BUTTON [0]	PIN_ H2	Pushbutton[0]
BUTTON [1]	PIN_ G3	Pushbutton[1]
BUTTON [2]	PIN_ F1	Pushbutton[2]

Table 4.3. Pin assignments for the LEDs

Signal Name	FPGA Pin No.	Description
LEDG[0]	PIN_J1	LED Green[0]
LEDG[1]	PIN_J2	LED Green[1]
LEDG[2]	PIN_J3	LED Green[2]
LEDG[3]	PIN_H1	LED Green[3]
LEDG[4]	PIN_F2	LED Green[4]
LEDG[5]	PIN_E1	LED Green[5]
LEDG[6]	PIN_C1	LED Green[6]
LEDG[7]	PIN_C2	LED Green[7]
LEDG[8]	PIN_B2	LED Green[8]
LEDG[9]	PIN_B1	LED Green[9]

Table 4.1. Pin assignments for the slide switches

Signal Name	FPGA Pin No.	Description
SW[0]	PIN_J6	Slide Switch[0]
SW[1]	PIN_H5	Slide Switch[1]
SW[2]	PIN_H6	Slide Switch[2]
SW[3]	PIN_G4	Slide Switch[3]
SW[4]	PIN_G5	Slide Switch[4]
SW[5]	PIN_J7	Slide Switch[5]
SW[6]	PIN_H7	Slide Switch[6]
SW[7]	PIN_E3	Slide Switch[7]
SW[8]	PIN_E4	Slide Switch[8]
SW[9]	PIN_D2	Slide Switch[9]

Table 4.4. Pin assignments for the 7-segment displays.

		Description
H EX0_D[0]	PIN_EII	Seven Segment Digit 0[0]
H EX0_D[1]	PIN_F11	:2even :3egment Digit 0[1]
H EX0_D{2]	PIN_H 12	Seven :2egment Digit 0[2]
H EX0_D[3]	PIN_H 13	Seven Segment Digit 0[3]
H EX0_D[4]	PIN_G12	Seven Segment Digit 0[4]
H EX0_D[*]	PIN_F12	Seven Segment Digit 0[*]
H EX0_D[6]	PIN_F13	:2even :3egment Digit 0[6]
HEX0 DP	PIN D 13	Seven Segment Decimal P0int 0
H EX1_D[0]	PIN_A13	Seven Segment Digit 1[0]
H EX1_D[1]	PIN_613	Seven Segment Digit 1[1]
H EX1_D{2]	PIN_C13	Seven Segment Digit 1[2]
H EX1_D{3]	PIN_A14	Seven :2egment Digit 1[3]
H EX1 D[4]	PIN 614	Seven :2egment Digit 1[4]
H EX1_D[5]	PIN_E14	Seven Segment Digit 1[5]
H EX1_D[6]	PIN_A15	Seven Segment Digit 1[6]
HEX1_DP	PIN_615	Seven Segment Decimal Paint 1
H EX2_D[0]	PIN_D15	Seven :2egment Digit 2[0]
H EX2 D[1]	PIN A16	Seven :2egment Digit 2[1]
H EX2_D[2]	PIN_616	Seven Segment Digit 2[2]
H EX2_D{3]	PIN_E15	Seven Segment Digit 2[3]
H EX2_D[4]	PIN_A17	Seven Segment Digit 2[4]
H EX2_D[5]	PIN_617	Seven :2egment Digit 2[5]
H EX2_D[6]	PIN_F14	Seven :2egment Digit 2[6]
HEX2_DP	PIN_A18	Seven Segment Decimal Paint 2
H EX3_D[0]	PIN_618	Seven Segment Digit 3[0]
H EX3_D[1]	PIN_F15	Seven Segment Digit 3[1]
H EX3_D[2]	PIN_A19	Seven Segment Digit 3[2]
H EX3_D[3]	PIN_619	Seven Segment Digit 3[3]
H EX3_D[4]	PIN_C19	:3even Segment Digit 3[4]

H EX3_D[*]	PIN_D 19	Seven Segment Digit 3[5]
H EX3_D[6]	PIN_G15	Seven Segment Digit 3[6]
HEX3_DP	PIN_G16	Seven Segment Decimal Point 3